

Pomiary efektywności dla komputerów z procesorami AMD 10 h

Na podstawie dokumentacji AMD
opracował: Rafał Walkowiak

listopad 2015, zmiany listopad 2016

Liczniki zdarzeń a program profilujący

- Procesory AMD 10h wyposażone są w 4 **liczniki wydajności** przeznaczone do zliczania zdarzeń (w badanym okresie) spowodowanych przez aplikacje użytkownika i system operacyjny: liczba cykli CPU, liczba zatwierdzonych instrukcji, braków trafień do pp i podobnych zdarzeń.
- Program profilujący konfiguruje liczniki - określa jakie **zdarzenie** oraz przy jakich **warunkach dodatkowych** ma być zliczane i badane.

Metody pomiaru wydajności

- **Podejście kłamrowe (ang. caliper mode)** – odczyt wartości licznika zdarzeń przed wejściem i po zakończeniu przetwarzania w krytycznym efektywnościowo fragmencie kodu. W wyniku odjęcia wartość zmierzona „po” od wartości zmierzona „przed” uzyskujemy liczbę zdarzeń za których wystąpienie odpowiedzialny jest testowany kod. W podejściu tym:
 - nie ma możliwości pomiaru **dystrybucji** mierzonych zdarzeń w badanym obszarze,
 - nie ma możliwości **powiązania** wystąpienia zdarzenia z powodującą je instrukcją – **NIE WIADOMO JAKA PRZYCZYNA ZDARZENIA**
- **Podejście próbkowania wg licznika wydajności** – licznik wydajności ładowany jest wartością limitu lub progu. Zliczenie określonej w ten sposób liczby zdarzeń powoduje **wywołanie procedury przerwania** dla obsługi zdarzenia, która zapisuje:
 - typ zdarzenia, ID procesu, ID wątku i IP – **ZNANY LICZNIK INSTRUKCJI W OKOLICY instrukcji BĘDĄCEJ PRZYCZYNĄ ZDARZENIA.**

Podejście próbkowania wg licznika wydajności

- Na podstawie zebranych próbek narzędzia budują histogram występowania poszczególnych zdarzeń w kodzie.
- Ze względu na wagę statystyczną uzyskanych pomiarów oraz **działania uboczne procedury** zbierania próbek ważne jest właściwe określenie progu zliczania. Wielkość ta jest uwarunkowana z jednej strony minimalizacją narzutu czasu zbierania próbek i ingerencji w zasoby systemu (pp, TLB, historię rozgałęzień kodu), a z drugiej strony wymaganą rozdzielczością pomiaru i wagą statystyczną wyniku pomiaru. Przykładowe wartości progów to 50 tyś/500tyś w zależności od typu zdarzenia - częstości występowania zdarzeń.
- Pomiar jest obarczony „poślizgiem” – różnica między rozkazem powodującym raportowane zdarzenie, a rozkazem, którego adres jest zapisywany – pierwszym wykonywanym po powrocie z procedury obsługi przerwania. Ze względu na dynamiczne wykonywanie rozkazów informacja o lokalizacji przyczyny wystąpienia zdarzenia jest tylko przybliżona. Informacja o liczbie zdarzeń jest zatem bardziej adekwatna dla zbioru, niż pojedynczej instrukcji.

Zdarzenia i wskaźniki

- Liczby zdarzeń raportowane przez program nie uwzględniają progów zliczania. Wskaźniki – uwzględniają progi (uwaga – możliwe błędy).
- W tej prezentacji: dla miar jakości podano koncepcyjne wzory – progi zliczania nie są uwzględniane; w niektórych przypadkach dla uzyskania właściwej wartości parametru próg jest podany we wzorze.
- Waga zjawiska może zostać oceniona na podstawie porównania liczby jego wystąpień z liczbą zrealizowanych w określonym czasie instrukcji – wyrażona stosunkiem tych wartości (wskaźniki – ang. rate).
- Wskaźniki pozwalają na ocenę skali zjawiska:
 - **tysiąc braków trafień na 1mln instrukcji** nie jest niepokojące,
 - natomiast **tysiąc braków trafień na 10 tysięcy instrukcji** stanowi duży problem efektywnościowy.

Efektywność wykorzystania procesora

- Instrukcje na cykl **IPC** / odwrotność - cykle na instrukcję **CPI**
- IPC jest miarą równoległości dla poziomu przetwarzania instrukcji
- Wyznaczenie wymaga określenia liczby:
 - CPU Clocks Not Halted - CPU_clocks
 - Retired Instructions - Ret_instructions
- $IPC = \text{Ret_instructions} / \text{CPU_clocks}$
- $CPI = \text{CPU_clocks} / \text{Ret_instructions}$
- Niska wartość IPC wskazuje na obecność czynników zmniejszających efektywność: słaba przestrzenna lub czasowa lokalność dostępu, błędy predykcji dla rozgałęzień kodu, wyjątki FPU
- Informacje o dystrybucji w regionach kodu wielkości CPU_clocks i Ret_instructions pozwala na określenie kodu, który wymaga dużej ilości czasu lub często wykonywanego kodu

Efektywność dostępu do pamięci

Przepustowość odczytu, zapisu, dostępu do DRAM

Mierzone zdarzenia:

System_read, System_write, DRAM_accesses, (L3 miss)

Wyznaczane wskaźniki:

- **Ilość danych czytanych z RAM** = System_read * próg*64 [bajty]
- **Ilość danych zapisywanych do RAM** = System_write * próg*16 [bajty]
- **Wielkość transferu procesor RAM (dwukierunkowego)** = DRAM_access * próg*64
- Data bandwidth (B/s)= bytes_transferred/seconds
 - rdzenie współdzielą dostępną przepustowość DRAM,
 - procesor Phenom posiada dwa kontrolery pamięci
 - testy specyficzne dla architektury wyznaczają maksymalną dostępną przepustowość pamięci

Miary efektywności przetwarzania

Efektywność dostępu do pamięci – pamięć podręczna danych L1

- liczba braków trafień do pp danych
 - $DC_misses = DC_refills_L2 + DC_refills_sys$
 - Żądania obsłużone przez L2 i przez pamięć systemową
- wskaźnik żądań dostępu:
 - $Data\ cache\ request\ rate = DC_accesses / Ret_instructions$
- **wskaźnik** braku trafień
 - $Data\ cache\ miss\ rate = DC_Misses / Ret_instructions$
- **stosunek** braku trafień:
 - $Data\ cache\ miss\ ratio = DC_Misses / DC_accesses$
- ważna miara: $DC_refills_sys / DC_misses$
 - ze względu na >90 cykli dostęp z pamięci operacyjnej i 12 cykli z L2 cache .

Efektywność dostępu do pamięci – pamięć podręczna danych

Kategorie braku trafień do pp

- Braki trafień pierwszego dostępu (compulsory misses) – pierwsze odwołanie do jednostki danych, **poprawa – wyprzedzające pobranie danych.**
- Braki trafień wynikające z pojemności pp (capacity misses) – **poprawa - zmniejszenie wykorzystywanej przestrzeni danych (zagęszczenie danych).**
- Braki trafień wynikające z konfliktów (conflict misses – odwołanie do linii danych po jej unieważnieniu lub usunięciu), **poprawa- przesunięcie pozycji danych do pozycji nie powodującej konfliktu dostępu – usunięcie false sharing lub niekorzystnego odstępu równego wielkości sekcji wielosekcyjnej pp.**

Miary efektywności przetwarzania

Efektywność dostępu do pamięci – pamięć podręczna L2/L3

- wskaźnik żądań dostępu do pp L2
 - $L2 \text{ request rate} = (L2_requests + L2_fill_write) / Ret_instructions$
 - L2_fill_write dostęp wtórny – zapis danych w L2 powodowany usunięciem ich z pp L1
- Wskaźnik/stosunek braku trafień do pp L2
 - $L2 \text{ miss rate} = L2_misses / Ret_instructions$
 - $L2 \text{ miss ratio} = L2_misses / (L2_requests + L2_fill_write)$
- Analogicznie L3_requests, L3_misses
- Pamięci (L1i L2) pracują w trybie wyłącznym lub prawie wyłącznym (L3)
- Pamięci są zunifikowane – pamięci danych i instrukcji

Dostęp do pamięci – translacja adresu danych

- wskaźnik żądań dostępu do L1 DTLB
 - L1 DTLB request rate = $DC_accesses / Ret_instructions$
 - Każdy dostęp (odczyt, zapis) do pp to dostęp do TLB
- stosunek braku trafień do L1 DTLB
 - L1 DTLB miss ratio = $(DTLB_L1M_L2H + DTLB_L1M_L2M) / DC_accesses$
 - Uwzględnia trafienia lub brak trafienia do DTLB L2
- wskaźnik żądań dostępu do L2 DTLB
 - L2 DTLB request rate = **L1 DTLB miss rate**
 - Brak trafienia do DTLB L1 powoduje odwołanie do DTLB L2
- **stosunek braku trafień do L2 DTLB**
 - L2 DTLB miss ratio = $DTLB_L1M_L2M / (DTLB_L1M_L2H + DTLB_L1M_L2M)$
- W przypadku strony wirtualnej o rozmiarze 4KB jej przeglądanie sekwencyjne powoduje wskaźnik 1/L2 DTLB miss rate na poziomie 4 tys zatem przykładowo wartość wskaźnika 100 świadczy o problemie efektywnościowym w lokalności przestrzennej dostępu do danych.
- Analogicznie miary dla translacji adresu instrukcji.

Inne miary efektywności przetwarzania

- Miary dotyczące przekazywania sterowania:
 - rozgałęzień, wywołań procedur: liczba, predykcje
- Przypadki szczególne: dostępy niewyrównane do rozmiaru linii pp, operacje i wyjątki FPU

Analiza i optymalizacja kodu za
pomocą analizatora wydajności
CODE XL

Analizator wydajności AMD CodeXL

- Dostępny bezpłatnie dla Windows i Linux
- Pozwala na 4 tryby pracy – oceny wydajności:
 - Bazujące na upływie czasu – próbkowanie aplikacji ze stałą częstością, zapisywanie licznika rozkazów i określanie statystycznie najbardziej czasochłonnych części kodu w postaci histogramu (time-based profiling)
 - Bazujące na zdarzeniach – określenie zdarzeń, których (orientacyjne) miejsce występowania ma być mierzone, określenie progu zliczania dla każdego badanego zdarzenia (tylko procesory AMD) (event-based profiling)

CodeXL cd

- Próbkowanie pobrań kodu i raportowanie powiązanych zdarzeń (tylko procesory AMD) (instruction-base fetch sampling)
- Próbkowanie operacji procesora pod względem wywoływanych zdarzeń (tylko procesory AMD) (instruction-base operation sampling)

Działanie analizatora wydajności


- Program oceny wydajności pracuje w ramach projektów składających się z sesji.
- Dla każdej sesji należy określić:
 - badaną aplikację i katalog roboczy
 - rodzaj realizowanej oceny wydajności,
 - czas rozpoczęcia i zakończenia zbierania danych,
 - częstotliwość próbkowania lub inne parametry w zależności od trybu pracy
 - maskę powinowactwa wątków.
- Przygotowana sesja oceny wydajności może zostać uruchomiona. Efektem uruchomienia jest dodanie nowej sesji w oknie zarządzania projektem. Wybór tej sesji powoduje wyświetlenie wyników sesji profilowania.
- Wyniki prezentowane są w grupach informacji charakterystycznych do realizowanego typu sesji. Można obserwować zbierane wyniki w wartościach bezwzględnych lub w udziale procentowym dla poszczególnych modułów oprogramowania, procesów i rdzeni. Dostępne wyniki oceny można filtrować i prezentować wyrywkowo – sposób prezentacji określa się w oknie dialogowym zarządcy widoku. Dane zebrane dla poszczególnych modułów kodu można analizować z rozbiem na informacje dla linii kodu źródłowego i kodu asemblera.

Ocena bazująca na **upływie czasu**

- Program oceny wydajności zbiera więcej próbek w obszarach kodu, w których program spędza więcej czasu gdyż pobranie próbki w tym obszarze jest bardziej prawdopodobne. Wynikowy histogram określa rozkład próbek, a wysokie wartości wskazują na czasochłonne fragmenty kodu.
- Standardowy okres próbkowania przetwarzania w CodeXL wynosi 1 ms i może zostać zmieniony poprzez:

Profile/profile settings/CPU profile/custom.

Ocena efektywności na **uptywie czasu** konfiguracja



Ocena efektywności oparta na **upływie czasu** **wyniki pomiaru**


The screenshot shows the Visual Studio Code interface with a CPU profile of a function named 'multiply_matrices_JKI'. The 'Display Settings' dialog is open, showing the 'Columns' section with 'All Data' selected and 'Timer - C0', 'Timer - C1', 'Timer - C2', and 'Timer - C3' checked. The main window displays a table of performance data for the function 'multiply_matrices_JKI'.

| Line | Address | Source Code | Code Bytes | Hotspot Samples | % of Hotspot Samples | Timer - C0 | Timer - C1 | Timer - C2 | Timer - C3 |
|------|-----------|--|----------------------------|-----------------|----------------------|------------|------------|------------|------------|
| 101 | | void multiply_matrices_JKI() | | | | | | | |
| 102 | 0x12e1980 | { | | | | | | | |
| 103 | | // mnozenie macierzy | | | | | | | |
| 104 | | #pragma omp parallel for | | | | | | | |
| 105 | 0x12e199e | for (int j = 0; j < COLUMNS; j++) | | 2 | 0.03% | 0.03% | | 0.05% | |
| 106 | 0x12e19bd | for (int k = 0; k < COLUMNS; k++) | | 303 | 4.53% | 4.53% | 4.70% | 3.95% | 4.47% |
| 107 | 0x12e19d8 | for (int i = 0; i < ROWS; i++) | | 6,384 | 95.44% | 95.44% | 95.30% | 96.00% | 95.53% |
| 108 | 0x12e19f3 | matrix_r[i][j] += matrix_a[i][k] * matrix_b[k][j]; | | | | | | | |
| | 0x12e19f3 | imul eax,[ebp-20h],00000c80h | 69 45 E0 80 0C 00 00 | | | | | | |
| | 0x12e19fa | imul ecx,[ebp-20h],00000c80h | 69 4D E0 80 0C 00 00 | 195 | 2.92% | 2.92% | 3.03% | 2.79% | 2.55% |
| | 0x12e1a01 | imul edx,[ebp-14h],00000c80h | 69 55 EC 80 0C 00 00 | 191 | 2.86% | 2.86% | 2.52% | 2.52% | 3.23% |
| | 0x12e1a08 | mov esi,[ebp-14h] | 8B 75 EC | 178 | 2.66% | 2.66% | 2.78% | 2.08% | 2.66% |
| | 0x12e1a0b | mov edi,[ebp-08h] | 8B 7D F8 | 105 | 1.54% | 1.54% | 1.67% | 1.04% | 1.30% |
| | 0x12e1a0e | movss xmm0,[ecx+esi*4+00419140h] | F3 0F 10 84 B1 40 91 41 00 | | | | | | |
| | 0x12e1a17 | mulss xmm0,[edx+edi*4+0068a140h] | F3 0F 59 84 BA 40 A1 68 00 | 2,824 | 42.22% | 42.22% | 40.38% | 43.45% | 42.44% |
| | 0x12e1a20 | mov ecx,[ebp-08h] | 8B 4D F8 | 596 | 8.91% | 8.91% | 8.47% | 8.44% | 8.32% |
| | 0x12e1a23 | addss xmm0,[eax+ecx*4+008fb140h] | F3 0F 58 84 88 40 B1 8F 00 | | | | | | |
| | 0x12e1a2c | imul edx,[ebp-20h],00000c80h | 69 55 E0 80 0C 00 00 | 2,011 | 30.06% | 30.06% | 32.22% | 31.45% | 30.62% |
| | 0x12e1a33 | mov eax,[ebp-08h] | 8B 45 F8 | 195 | 2.92% | 2.92% | 2.60% | 3.07% | 2.89% |
| | 0x12e1a36 | movss [edx+eax*4+008fb140h],xmm0 | F3 0F 11 84 82 40 B1 8F 00 | 91 | 1.36% | 1.36% | 1.48% | 1.15% | 1.53% |
| | 0x12e1a3f | jmp \$-5eh (0x12e19e1) | EB A0 | | | | | | |
| | 0x12e1a41 | jmp \$-7bh (0x12e19c6) | EB 83 | | | | | | |
| | 0x12e1a43 | jmp \$-0000009ch (0x12e19a7) | E9 5F FF FF FF | | | | | | |
| 109 | | | | | | | | | |
| 110 | 0x12e1a48 | } | | | | | | | |
| 111 | | | | | | | | | |
| 112 | | | | | | | | | |
| 113 | | void print_elapsed_time() | | | | | | | |
| 114 | | { | | | | | | | |
| 115 | | double elapsed; | | | | | | | |
| 116 | | double resolution; | | | | | | | |
| 117 | | | | | | | | | |
| 118 | | // wyznaczenie i zapisanie czasu przetwarzania | | | | | | | |
| 119 | | elapsed = (double)clock() / CLK_TCK; | | | | | | | |
| 120 | | resolution = 1.0 / CLK_TCK; | | | | | | | |
| 121 | | printf("Czas: %8.4f sec \n", | | | | | | | |
| 122 | | elapsed - start); | | | | | | | |
| 123 | | | | | | | | | |

Prezentacja liczby próbek (miara upływu czasu) zebranych w ramach poszczególnych rdzeni dla przetwarzania modułów kodu .

Profile/profile settings/CPU profile/custom

określanie eksperymentu,
poznawanie parametrów predefiniowanego eksperymentu



Ocena bazująca na zdarzeniach

- Możliwy jest wybór konfiguracji standardowej projektu oceny lub określenie własnego zestawu badanych zdarzeń (custom profile).
- Predefiniowane konfiguracje dotyczą:
 - Assess performance - Wydajność dostępu do kodu i realizacji rozgałęzień,
 - Investigate data access – analiza dostępu do pp danych i DTLB,
 - Investigate L2 cache access – analiza dostępu do pp L2,
 - Investigate instruction access – analiza dostępu do pp instrukcji i ITLB,
 - Investigate branching – analiza realizacji kodu w rozgałęzieniach wraz z predykcją
- Predefiniowana konfiguracja zawiera wybór zliczanych zdarzeń wraz z krotnością ich wystąpienia powodującą próbkowanie przetwarzania.
- Niektóre zdarzenia umożliwiają określenie **warunków dodatkowych** związanych z ich kwalifikacją do zliczenia – wyboru warunków dodatkowych można dokonać również w oknie edycji konfiguracji zdarzeń.
- Możliwa jest prezentacja wyników oceny na poziomie modułów kodu, linii kodu źródłowego i asemblera. Możliwe jest tematyczne **filtrowanie** zebranych wyników i wyświetlanie parametrów skonsolidowanych.

Ocena efektywności bazująca na zliczaniu zdarzeń – event based profiling

The screenshot shows the 'CodeXL Project Settings' dialog box. The left sidebar is expanded to 'Profile' > 'CPU Profile' > 'Custom'. The main area is titled 'Custom CPU Profile Monitored Events' and contains the following text: 'Add an Event to the 'Monitored Events' list to include it in the Custom Profile session'. Below this, there are two panes: 'Available Events' and 'Monitored Events'. The 'Available Events' pane lists various performance events, including 'Assess Performance', 'Cache Line Utilization', 'Instruction-based Sampling', 'Investigate Branching', 'Investigate Data Access' (with sub-items [0C0] Retired instructions, [040] Data cache accesses, [041] Data cache misses, [042] Data cache refills from L2 or ..., [045] L1 DTLB miss and L2 DTLB hit, [046] L1 DTLB and L2 DTLB miss, [047] Misaligned accesses), 'Investigate Instruction Access', 'Investigate L2 Cache Access', 'Time-based Sampling', and 'Events by Hardware Source' (with sub-items Floating Point Events, Load/Store and TLB Events, Data Cache Events). There are 'Add >>', '<< Remove', and 'Remove All' buttons between the panes. The 'Monitored Events' pane contains a table with the following data:

| Name | Interval | Unit Mask | Usr |
|--|----------|-----------|-------------------------------------|
| [0C0] Retired instructions | 250000 | 0x0 | <input checked="" type="checkbox"/> |
| [076] CPU clocks not halted (cycles) | 250000 | 0x0 | <input checked="" type="checkbox"/> |
| [0C2] Retired branch instructions | 25000 | 0x0 | <input checked="" type="checkbox"/> |
| [0C3] Retired mispredicted branch instructions | 25000 | 0x0 | <input checked="" type="checkbox"/> |
| [040] Data cache accesses | 250000 | 0x0 | <input checked="" type="checkbox"/> |
| [041] Data cache misses | 25000 | 0x0 | <input checked="" type="checkbox"/> |
| [046] L1 DTLB and L2 DTLB miss | 25000 | 0x7 | <input checked="" type="checkbox"/> |
| [047] Misaligned accesses | 25000 | 0x0 | <input checked="" type="checkbox"/> |

Below the panes, there is a section for 'Assess Performance' with the text: 'Use this configuration to get an overall assessment of performance and to find potential issues for investigation.'

Ocena efektywności bazująca na zliczaniu zdarzeń – event based profiling

The screenshot shows the 'CodeXL Project Settings' dialog box. The left sidebar is expanded to 'Profile' > 'CPU Profile' > 'Custom'. The main area is titled 'Custom CPU Profile Monitored Events' and contains a list of 'Available Events' and a table of 'Monitored Events'. The 'Available Events' list includes categories like 'Assess Performance', 'Cache Line Utilization', 'Investigate Branching', 'Investigate Data Access', 'Investigate Instruction Access', 'Investigate L2 Cache Access', 'Time-based Sampling', and 'Events by Hardware Source'. The 'Monitored Events' table lists various events with their intervals, unit masks, and user-defined checkboxes.

| Name | Interval | Unit Mask | Usr |
|--|----------|-----------|-------------------------------------|
| [040] Data cache accesses | 50000 | 0x0 | <input checked="" type="checkbox"/> |
| [041] Data cache misses | 50000 | 0x0 | <input checked="" type="checkbox"/> |
| [042] Data cache refills from L2 or Northbridge | 50000 | 0x1f | <input checked="" type="checkbox"/> |
| [043] Data cache refills from Northbridge | 50000 | 0x1f | <input checked="" type="checkbox"/> |
| [044] Data cache lines evicted | 50000 | 0x7f | <input checked="" type="checkbox"/> |
| [045] L1 DTLB miss and L2 DTLB hit | 50000 | 0x7 | <input checked="" type="checkbox"/> |
| [046] L1 DTLB and L2 DTLB miss | 50000 | 0x7 | <input checked="" type="checkbox"/> |
| [047] Misaligned accesses | 50000 | 0x0 | <input checked="" type="checkbox"/> |
| [048] Microarchitectural late cancel of an access | 50000 | 0x0 | <input checked="" type="checkbox"/> |
| [049] Microarchitectural early cancel of an access | 50000 | 0x0 | <input checked="" type="checkbox"/> |
| [04A] Single-bit ECC errors recorded by scrubber | 50000 | 0xf | <input checked="" type="checkbox"/> |
| [04B] Prefetch instructions dispatched | 50000 | 0x7 | <input checked="" type="checkbox"/> |
| [04C] DCACHE misses by locked instructions | 50000 | 0x2 | <input checked="" type="checkbox"/> |
| [04D] L1 DTLB hit | 50000 | 0x7 | <input checked="" type="checkbox"/> |
| [052] Ineffective software prefetches | 50000 | 0x9 | <input checked="" type="checkbox"/> |
| [054] Global TLB flushes | 50000 | 0x0 | <input checked="" type="checkbox"/> |

Ocena efektywności bazująca na zliczaniu zdarzeń – wyniki

CodeXL Explorer: AMDZ | Profile Mode (CPU: Custom Profile)...

Profile Overview: CPU: Assess Performance

Function: [0x12e1980 - 0x12e1a4f] : multiply_matrices_JK1(void) Display: All Data, System Modules Hidden, Data Per Core

Hotspot Indicator: Data cache accesses (Core 0)

| Line | Address | Source Code | Code Bytes | Hotspot Samples | % of Hotspot Samples | DC accesses - C0 | DC accesses - C1 | DC accesses - C2 | DC accesses - C3 | DC misses - C0 | DC misses - C1 | DC misses - C2 | DC misses - C3 |
|-----------|-----------|--|---------------------|-----------------|----------------------|------------------|------------------|------------------|------------------|----------------|----------------|----------------|----------------|
| 90 | | | | | | | | | | | | | |
| 91 | | for (int j = 0; j < COLUMNS; j++) { | | | | | | | | | | | |
| 92 | | for (int i = 0; i < ROWS; i++) { | | | | | | | | | | | |
| 93 | | float sum = 0.0; | | | | | | | | | | | |
| 94 | | for (int k = 0; k < COLUMNS; k++) { | | | | | | | | | | | |
| 95 | | sum = sum + matrix_a[i][k] * matrix_b[k]... | | | | | | | | | | | |
| 96 | | } | | | | | | | | | | | |
| 97 | | matrix_r[i][j] = sum; | | | | | | | | | | | |
| 98 | | } | | | | | | | | | | | |
| 99 | | } | | | | | | | | | | | |
| 100 | | | | | | | | | | | | | |
| 101 | | void multiply_matrices_JK1() | | | | | | | | | | | |
| 102 | 0x12e1980 | { | | | | | | | | | | | |
| 103 | | // mnozenie macierzy | | | | | | | | | | | |
| 104 | | #pragma omp parallel for | | | | | | | | | | | |
| 105 | 0x12e199e | for (int j = 0; j < COLUMNS; j++) | | | | | | | | | | | |
| 106 | 0x12e19bd | for (int k = 0; k < COLUMNS; k++) | | 1 | 0.01% | 1 | | | | 7 | 2 | | |
| 107 | 0x12e19d8 | for (int i = 0; i < ROWS; i++) | | 202 | 2.92% | 202 | 65 | 53 | 181 | 648 | 199 | 154 | |
| 108 | 0x12e19f3 | matrix_r[i][j] += matrix_a[i][k] * matrix_b[k][j]; | | 6,710 | 97.06% | 6,710 | 1,830 | 1,316 | 5,105 | 8,474 | 2,305 | 1,653 | |
| 0x12e19f3 | | imul eax,[ebp-20h],00000c80h | 69 45 E0 8... | | | | | | | | | | |
| 0x12e19fa | | imul ecx,[ebp-20h],00000c80h | 69 40 E0 8... 94 | | 1.36% | 94 | 31 | 22 | 85 | 113 | 27 | 19 | |
| 0x12e1a01 | | imul edx,[ebp-14h],00000c80h | 69 55 EC 8... 132 | | 1.91% | 132 | 40 | 37 | 109 | 1,145 | 286 | 204 | |
| 0x12e1a08 | | mov esi,[ebp-14h] | 8B 75 EC 161 | | 2.33% | 161 | 48 | 19 | 105 | 1,085 | 273 | 195 | |
| 0x12e1a0b | | mov edi,[ebp-08h] | 8B 7D F8 68 | | 0.98% | 68 | 19 | 10 | 50 | 33 | 13 | 10 | |
| 0x12e1a0e | | movss xmm0,[ecx+esi*4+00419140h] | F3 0F 10 8... | | | | | | | | | | |
| 0x12e1a17 | | mulss xmm0,[edx+edi*4+0068a140h] | F3 0F 59 8... 3,442 | | 49.79% | 3,442 | 931 | 678 | 2,614 | 3,123 | 857 | 647 | |
| 0x12e1a20 | | mov ecx,[ebp-08h] | 8B 4D F8 533 | | 7.71% | 533 | 144 | 108 | 435 | 295 | 79 | 66 | |
| 0x12e1a23 | | addss xmm0,[eax+ecx*4+008fb140h] | F3 0F 58 8... | | | | | | | | | | |
| 0x12e1a2c | | imul edx,[ebp-20h],00000c80h | 69 55 E0 8... 2,088 | | 30.20% | 2,088 | 557 | 400 | 1,563 | 2,206 | 623 | 427 | |
| 0x12e1a33 | | mov eax,[ebp-08h] | 8B 45 F8 134 | | 1.94% | 134 | 46 | 31 | 105 | 302 | 91 | 59 | |
| 0x12e1a36 | | movss [edx+eax*4+008fb140h],xmm0 | F3 0F 11 8... 57 | | 0.82% | 57 | 14 | 11 | 39 | 172 | 56 | 26 | |
| 0x12e1a3f | | jmp \$-5eh (0x12e19e1) | EB A0 1 | | 0.01% | 1 | | | | | | | |
| 0x12e1a41 | | jmp \$-7bh (0x12e19c6) | EB 83 | | | | | | | | | | |
| 0x12e1a43 | | jmp \$-0000009ch (0x12e19a7) | E9 5F FF F... | | | | | | | | | | |
| 109 | | | | | | | | | | | | | |
| 110 | 0x12e1a48 | } | | | | | | | | | | | |
| 111 | | | | | | | | | | | | | |

Display Settings Dialog:

- Columns: All Data
- General:
 - CPU docks - C2
 - CPU docks - C3
 - Ret inst - C0
 - Ret inst - C1
 - Ret inst - C2
 - Ret inst - C3
 - Ret branch - C0
 - Ret branch - C1
- CPU Cores:
 - All
 - Core 0
 - Core 1
 - Core 2
 - Core 3
- Display data per:
 - Core
 - NUMA

Próbkowanie pobrań kodu (fetch sampling - instruction-base samp.)

Parametrem sesji oceny wydajności jest okres próbkowania.

Osiągnięcie określonego progu zliczania pobrań instrukcji powoduje monitorowanie aktualnej operacji **pobrania**.

Zakończenie lub przerwanie **pobrania** powoduje zapisanie próbki na temat zrealizowanej operacji pobrania.

Zapisywane a następnie raportowane informacje dotyczą:

- identyfikatora procesu,
- adresu wirtualnego pobranej instrukcji procesu,
- trafienia do ITLB L1 i L2,
- trafienie do pp IC,
- opóźnienie pobrania.

Próbkowanie operacji procesora (operation based - instruction-base samp.)

Parametrem sesji oceny wydajności jest okres próbkowania.

Osiągnięcie określonego progu zliczania cykli procesora powoduje monitorowanie aktualnej makrooperacji do momentu jej zrealizowania lub usunięcia. Dla zakończonych makrooperacji zapisywane, a następnie raportowane informacje dotyczą:

- identyfikatora procesu,
- adresu wirtualnego instrukcji do której należy makrooperacja,
- czas realizacji makrooperacji do zakończenia
- czas realizacji makrooperacji do zatwierdzenia
- właściwej predykcji / realizacji rozgałęzienia,
- typu operacji – odczyt, zapis,
- trafienie do DTLB, trafienie do DC
- opóźnienie w przypadku braku trafienia do DC
- lokalnego lub zdalnego dostępu, faktycznego źródła danych w przypadku korzystania ze sterownika pamięci.

Ocena efektywności bazująca na zliczaniu zdarzeń – instruction based sampling - konfiguracja

CodeXL Project Settings

General
Debug
Profile
 CPU Profile
 Custom
 Application Timeline Trace
 GPU Profile: Perf. Counters
 Power Profile
Analyze
 Kernel/Shader Build Options
 HLSL Build Options

Custom CPU Profile Monitored Events

Add an Event to the 'Monitored Events' list to include it in the Custom Profile session

Available Events

- Assess Performance
- Cache Line Utilization
- Instruction-based Sampling
 - [F100] IBS all op samples
 - [F000] IBS fetch samples
- Investigate Branching
- Investigate Data Access
 - [0C0] Retired instructions
 - [040] Data cache accesses
 - [041] Data cache misses
 - [042] Data cache refills from L2 or ...
 - [045] L1 DTLB miss and L2 DTLB hit
 - [046] L1 DTLB and L2 DTLB miss
 - [047] Misaligned accesses
- Investigate Instruction Access
- Investigate L2 Cache Access
- Time-based Sampling
- Events by Hardware Source
 - Floating Point Events

Monitored Events

| Name | Interval | Unit Mask |
|---------------------------|----------|-----------|
| [F100] IBS all op samples | 250000 | 0x1 |


Event Settings

- Count ops dispatched
- Count clock cycles

[F100] IBS all op samples

Instruction execution sampling provides information about the execution behavior for one tagged micro-op associated with an instruction. Instructions that decode to more than one micro-op return different performance data depending upon which micro-op associated with the instruction is tagged.

Tryby pracy programu Code XL – ocena kodu procesora



Przygotowano na podstawie:

- Basic Performance Measurements for AMD Athlon, Opteron, Phenom Processors (P.Drongoński AMD)
- An introduction to analysis and optimization with AMD CodeAnalyst

SYSTEMY OBLICZENIOWE W LABORATORIUM

- Komputery znajdujące się w *Laboratorium Systemów Równoległych sala 2.7.6* posiadają po jednym procesorze AMD typu PHENOM II X4 945
- System składa się z 4 procesorów logicznych – 4 rdzeni w ramach jednego procesora. System SMP.

PROCESOR PHENOM

Zgodność 32 bitowa X86 IA

wspomaganie SSE, SSE2, SSE3, SSE4a, ABM, MMX™, 3DNow!™

Technologia AMD64

rozszerzenia AMD64 technology
instruction-set

Adresowanie 48-bitowe

16 rejestrów 64-bit dla integer

16 rejestrów 128-bit
SSE/SSE2/SSE3/SSE4a

Architektura wielordzeniowa

opcje: Triple-core, quad-core lub six-core

AMD Balanced Smart Cache

oddzielne pp L1 i L2 dla każdego rdzenia

współdzielona L3

Struktura procesora

superskalarny 3 drożny (dekodowanie, wykonanie integer i FP, generacja adresu)

Struktura pp

64-Kbyte 2 drożna dzielona asocjacyjna pp danych L1

dwa dostępy 64-bit na cykl, 3 cyklowe opóźnienie

64-Kbyte 2 drożna dzielona asocjacyjna pp kodu L1

32 bajtowe pobrania

512-Kbyte 16 drożna dzielona asocjacyjna pp L2

Zarządzanie pamięcią na zasadzie wyłączności przechowywania danych L1 i L2

6-Mbyte Maximum, maksymalnie 64 drożna dzielona asocjacyjna pp L3 współdzielona

Technologia 45 nm

Złącze HyperTransport™

Procesor zintegrowany ze sterownikiem pamięci

PROCESOR PHENOM – PP KODU L1

- Układ dynamicznego wykonania instrukcji posiada 64KB pp kodu L1
- Dane w przypadku braku trafienia są pobierane do pp kodu L1 z L2, z L3 lub z pamięci systemowej w ilości 64 bajtów (pobranie) oraz kolejne 64 bajty (wstępne pobranie), po pobraniu realizowane jest wstępne dekodowanie instrukcji dla określenia granic między instrukcjami (zmiennej długości), usuwanie linii z pp jest realizowane zgodnie z algorytmem LRU (ang. least recently used)

PROCESSOR PHENOM – PP DANYCH L1

- 64 kB dwu-sekcyjna, dwa porty 128 bitowe
- Strategia zapisu: Write-allocate cache – zapis realizowany do pp (przeciwna strategia do nowrite allocation)
- Writeback cache – zapis poza pp realizowany w przypadku braku miejsca lub na skutek zlecenia zapisu stanu w pamięci głównej
- Algorytm LRU dla usuwania danych i protokół zapewnienia spójności MOESI

PROCESSOR PHENOM – PP L2 I L3


- PP L2 - victim i copy-back cache – zapisuje dane usunięte z pp L1, dane w pp są w trybie wyłącznym w L1 lub w L2
- PP L3 – victim i copy-back cache dla pp L2, głównie non-inclusive cache w przypadku, gdy dane żądane są przez jeden z rdzeni i jest mało prawdopodobne, że będą potrzebne innym, lecz możliwe powielenie.

Uwagi do wyników obliczeń

- Przyspieszenie to iloraz czasu obliczeń sekwencyjnych najlepszą z wykorzystywanych metod i czasu obliczeń równoległych badaną metodą.
- Skrócenie czasu obliczeń to iloraz czasu obliczeń sekwencyjnych i równoległych tą samą metodą.
- Obliczenia równoległe wykorzystują wszystkie procesory systemu, liczba wątków jest równa liczbie procesorów, zastosowano optymalizację kodu (Windows wersja Release, Linux O3)
- Tworzenie wątków odbywa się przed pętlami. Miejsce podziału pracy określa położenie dyrektywy `#pragma omp for`. W przypadku kodu z niebezpieczeństwem wyścigu umieszczono dyrektywę `#pragma omp atomic` lub zastosowano zmienną lokalną, gdy wątki równocześnie wyznaczały jeden wynik tablicy wyjściowej.


Przyspieszenie i skrócenie czasu obliczeń równoległych dla mnożenia macierzy

1000x1000 Intel Core i5 8MB




Kolejność pętli i miejsce podziału pracy

1000x1000 AMD PHENOM II X4 945 6MB




Kolejność pętli i miejsce podziału pracy

2000x2000 Intel Core i5 8MB



Kolejność pętli i miejsce podziału pracy


2000x2000 AMD PHENOM II X4 945 6MB




Kolejność pętli i miejsce podziału pracy

Prędkość obliczeń równoległych i sekwencyjnych dla mnożenia macierzy


1000x1000 Intel Core i5 8MB




1000x1000 AMD PHENOM II X4 945 6MB




2000x2000 Intel Core i5 8MB




2000x2000 AMD PHENOM II X4 945 6MB




Prędkość obliczeń równoległych dla mnożenia macierzy 1000x1000 Intel Core i5 8MB




Przyspieszenie obliczeń równoległych dla mnożenia macierzy 1000x1000 Intel Core i5 8MB




Prędkość mnożenia macierzy 2000x2000 Intel Core i5 8MB




Przyspieszenie obliczeń równoległych dla mnożenia macierzy 2000x2000 Intel Core i5 8MB




Prędkość obliczeń równoległych dla mnożenia macierzy 1000x1000 AMD PHENOM II X4 945 6MB




Przyspieszenie obliczeń dla mnożenia macierzy 1000x1000 AMD PHENOM II X4 945 6MB



Prędkość obliczeń równoległych dla mnożenia macierzy 2000x2000 AMD PHENOM II X4 945 6MB



Przyspieszenie dla mnożenia macierzy 2000x2000 AMD PHENOM II X4 945 6MB



Prędkość obliczeń równoległych dla mnożenia macierzy 1000x1000 Intel Core i5 8MB

| | | | | | |
|------|----------------|--------|--------------|---------|--------|
| fijk | Czas obliczen: | 0,115 | sec predkosc | 17,3877 | Gflops |
| ifjk | Czas obliczen: | 0,4192 | sec predkosc | 4,7711 | Gflops |
| ijfk | Czas obliczen: | 0,6663 | sec predkosc | 3,0015 | Gflops |
| fikj | Czas obliczen: | 0,0758 | sec predkosc | 26,396 | Gflops |
| ifkj | Czas obliczen: | 7,4889 | sec predkosc | 0,2671 | Gflops |
| ikfj | Czas obliczen: | 0,4254 | sec predkosc | 4,7015 | Gflops |
| fjik | Czas obliczen: | 0,4106 | sec predkosc | 4,8712 | Gflops |
| jfik | Czas obliczen: | 0,4172 | sec predkosc | 4,794 | Gflops |
| jifk | Czas obliczen: | 0,633 | sec predkosc | 3,1594 | Gflops |
| fjki | Czas obliczen: | 2,1942 | sec predkosc | 0,9115 | Gflops |
| jkfi | Czas obliczen: | 3,6198 | sec predkosc | 0,5525 | Gflops |
| jkfi | Czas obliczen: | 0,8142 | sec predkosc | 2,4565 | Gflops |
| fkij | Czas obliczen: | 2,8723 | sec predkosc | 0,6963 | Gflops |
| kfij | Czas obliczen: | 0,1947 | sec predkosc | 10,2727 | Gflops |
| kifj | Czas obliczen: | 0,4705 | sec predkosc | 4,2507 | Gflops |
| fkji | Czas obliczen: | 3,3385 | sec predkosc | 0,5991 | Gflops |
| kfji | Czas obliczen: | 2,2168 | sec predkosc | 0,9022 | Gflops |
| kjfi | Czas obliczen: | 0,8582 | sec predkosc | 2,3305 | Gflops |